积分商城

最新搜索： iar STM32F103 rfe150 Sm470 cserialport SPWM
您现在的位置是：首页 > 技术资料 > 一种高速FPGA配置电路设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

一种高速FPGA配置电路设计

更新时间：2020-09-14 06:41:03 大小：1M 上传用户：IC老兵查看TA发布的资源 标签：fpga 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

针对当前FPGA芯片编程下载（配置）电路结构上的不足导致位流下载回读吞吐率较低问题,设计了一种流水线编程下载电路结构,将位流下载分两级流水线并行实施,第一级通过快速解析位流的指令集实现数据包的分拆,第二级将解析出的数据包送达内部编程点相应的字线与位线.采用与电路结构兼容的32位并行CRC32技术校验下载位流,以增强位流下载可靠性,并采用帧ECC电路对回读位流进行单比特纠错与多比特检错（SECDED）.验证结果表明,该设计在内部振荡器频率为150MHz的情况下外部配置端口的最高吞吐率为3 680Mbps,在内部振荡器频率为200MHz的情况下最高吞吐率为4 896Mbps.

The current architecture of configuration circuit of FPGA limits the throughput of downloading the bitstream. A new architecture of FPGA configuration circuit, which contains a two-stage pipeline, is designed. The first pipeline stage splits the data package by parsing the hitstream instruction set, while the second stage transmits the data packages to the configuration word line and bit line. A 32 bits parallel CRC32 circuit compatible with the circuit structure is designed to verily the downloading bitstream. A ：Frame ECC circuit, which can correct one error bit and detect two or more error bits, is designed to verify the readback bitstream. The veri...

部分文件列表

文件名 大小
一种高速FPGA配置电路设计.pdf 1M

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号