积分商城

最新搜索： to-252 C语言 solidworks2020 5630DSA lt9611 ad
您现在的位置是：首页 > 技术资料 > 基于FPGA平台的电路级抗差分功耗分析研究
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA平台的电路级抗差分功耗分析研究

更新时间：2020-09-10 18:58:42 大小：297K 上传用户：IC老兵查看TA发布的资源 标签：fpga 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

研究DPA攻击方法以及相应的电路级防护技术，提出在FPGA（现场可编程门阵列）上实现WDDL的设计方法以及适用于FPGA的对称布线技术，随后在FPGA平台上实现一个4位加法器并进行功耗分析。实验结果表明，WDDL电路的功耗波动比普通电路有较明显的下降。WDDL结构以一定的芯片面积为代价，可有效降低FPGA功耗与数据的相关性，具有较好的抗DPA（差分功耗分析）攻击性能。

The authors studied the DPA attack method and circuit level protection technology, and introduced a security circuit WDDL on FPGA and a new symmetrical routing technology. A 4-bit WDDL adder on FPGA （field programmable gate array） platform was implemented and the power consumption of the circuit was analyzed. The results show that power consumption of WDDL decreases obviously than that of the traditional circuit and WDDL circuit can reduce the correlation of power consumption and data effectively. WDDL is proved to have better anti DPA （differential power analysis） attack ability at the cost of chin size.

部分文件列表

文件名 大小
基于FPGA平台的电路级抗差分功耗分析研究.pdf 297K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号