积分商城

最新搜索： iar STM32F103 rfe150 Sm470 cserialport SPWM
您现在的位置是：首页 > 技术资料 > 基于FPGA双振荡电路定时器的设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA双振荡电路定时器的设计

更新时间：2020-06-08 01:55:12 大小：239K 上传用户：zhiyao6查看TA发布的资源 标签：fpga振荡电路定时器 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

考虑冲击环境下定时器会遇到的问题,并分析了单一的晶体振荡器和谐振振荡器都不能很好地满足抗冲击性和高精度两方面要求,因此提出了一种基于FPGA设计的双振荡定时器。此定时器能有效地解决爆破作业中延时雷管起爆精度和抗冲击性能之间的矛盾。更主要的是CPLD的时序比集成芯片更加容易控制。在FPGA实现,该设计的定时精度达到纳秒级,很好地满足系统性能要求。本方法具有结构简单、成本低、可靠性高、精度高等优点。

A double oscillation timer based on FPGA design was proposed because of the potential problems under shock environment and the insufficient of shock resistance and high precision of single crystal oscillator and resonant oscillators,which could effeciently solve the dilemma between the initiation precision and shock resistance of delay detonator in blasting ther more,the FPGA pre-programmed are easier to control than integrated proves thatthe approach could meet the system performance demands commendably on system has the merits of simple and compact structure,low cost,high reliability and high precision.

部分文件列表

文件名 大小
基于FPGA双振荡电路定时器的设计.pdf 239K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号