积分商城

最新搜索： iar STM32F103 rfe150 Sm470 cserialport SPWM
您现在的位置是：首页 > 技术资料 > 基于FPGA同步电路的实现
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA同步电路的实现

更新时间：2020-05-17 10:51:23 大小：211K 上传用户：xiaohei1810查看TA发布的资源 标签：fpga 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

同步是通信系统中一个重要的问题。在数字通信中,除了要获取相干载波的载波同步外,位同步的提取是更为重要的一个环节。介绍了一种基于FPGA同步电路的实现而提出一种数字锁相环的位同步提取电路的方案,并已成功地用FPGA器件实现了此方案。此时钟提取电路可以快速、准确地对串行输入信码进行位同步时钟的提取,即使输入码流中有毛刺现象,该设计也有很好的时钟调整恢复功能,能极大地减小误码率。

Synchronization is one of the major parts in ides carrier synchronization,the extracting of bit synchronization is more important in digital this paper,an extracting circuit of bit synchronization based on digital phase-locked loop（PLL） is described,and it has been implemented successfully using FPGA circuitcan extract the bit synchronous clock in serial digital signals rapidly and accurately,and also reduce the burr and bit error rate（BER）.

部分文件列表

文件名 大小
基于FPGA同步电路的实现.pdf 211K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号