积分商城

最新搜索： 4g dtu mbedded DisplayPort (eDP) Proposal v1.5 QT Creator 51单片机自学笔记 TI老工程师如 蓝牙
您现在的位置是：首页 > 源码 > 基于FPGA的数字钟设计，编程语言是VHDL，编程环境是Quartus
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA的数字钟设计，编程语言是VHDL，编程环境是Quartus

更新时间：2019-10-17 22:45:58 大小：4M 上传用户：zyf901126查看TA发布的资源 标签：fpga数字钟vhdlquartus 下载积分：9分 评价赚积分 （如何评价?） 打赏 收藏 评论(1) 举报

资料介绍

基于FPGA的数字钟设计，编程语言是VHDL，编程环境是Quartus

部分文件列表

文件名大小
digital clock based on FPGA/
digital clock based on FPGA/alarm.vhd3KB
digital clock based on FPGA/alarm.vhd.bak3KB
digital clock based on FPGA/db/
digital clock based on FPGA/db/DigitalClock.(0).cnf.cdb3KB
digital clock based on FPGA/db/DigitalClock.(0).cnf.hdb1KB
digital clock based on FPGA/db/DigitalClock.(1).cnf.cdb3KB
digital clock based on FPGA/db/DigitalClock.(1).cnf.hdb1KB
digital clock based on FPGA/db/DigitalClock.(2).cnf.cdb3KB
digital clock based on FPGA/db/DigitalClock.(2).cnf.hdb1KB
digital clock based on FPGA/db/DigitalClock.(3).cnf.cdb3KB
...

【关注B站账户领20积分】

相关下载

全部评论(1)

评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号