推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA实现串口的收发,可以改波特率。Verilog HDL语言

更新时间:2019-10-17 20:41:58 大小:858K 上传用户:zyf901126查看TA发布的资源 标签:fpga串口verilog hdl 下载积分:9分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

FPGA实现串口的收发,可以改波特率。Verilog HDL语言

部分文件列表

文件名大小
UART/
UART/ALT_PPL1.ppf
UART/ALT_PPL1.qip
UART/ALT_PPL1.v
UART/ALT_PPL1_bb.v
UART/Block1.bdf
UART/UART.asm.rpt7KB
UART/UART.bsf3KB
UART/UART.cdf
UART/UART.done
UART/UART.fit.rpt
...

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载