推荐星级：
- 1
- 2
- 3
- 4
- 5
优质资源
+2分西安科技大学FPGA课设资料打包：简易数据流检测器设计及 FPGA 功能验证 （原创）
资料介绍
西安科技大学FPGA课设，基于串口的传输，实现串口收发一个字节的数据等等。包括完整课程设计报告书，原理图、代码等
通过波特率为115200的串口接收16进制序列“9797”并用FIFO缓存，最后用有限状态机检测，如果检测到的16进制序列是“9797”，则在数码管上显示“OK”，如果检测的序列是其他16进制序列，则在数码管上显示“ERR”。
部分文件列表
| 文件名 | 大小 |
| fpga课设/ | |
| fpga课设/doc/ | |
| fpga课设/doc/状态机流程图.edx | |
| fpga课设/doc/课设报告（C）.docx | |
| fpga课设/prj/ | |
| fpga课设/prj/c5_pin_model_dump.txt | 5KB |
| fpga课设/prj/db/ | |
| fpga课设/prj/db/.cmp.kpt | 1KB |
| fpga课设/prj/db/a_dpfifo_pa21.tdf | 3KB |
| fpga课设/prj/db/a_fefifo_18e.tdf | 4KB |
| fpga课设/prj/db/altsyncram_q3k1.tdf | |
| ... | |
全部评论(0)