推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA的串口通信电路设计.

更新时间:2019-01-20 22:51:26 大小:6M 上传用户:sun2152查看TA发布的资源 标签:fpga串口通信电路 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽


象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门


和完整的电子数字系统之间。数字系统能够按层次描述,并可在相同描述中显式


地进行时序建模。


Verilog HDL 语言具有下述描述能力:设计的行为特性、设计的数据流特性、


设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有


这些都使用同一种建模语言。此外,Verilog HDL语言提供了编程语言接口,通


过该接口可以在模拟、验证期间从设计外部访问设计,包括模拟的具体控制和运


行。


部分文件列表

文件名 大小
基于FPGA的串口通信电路设计.pdf 6M

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载