推荐星级：
- 1
- 2
- 3
- 4
- 5
FPGA的HDB3编译码器设计
资料介绍
摘要：HDB3码是基带传输系统中常用的码型。本设计是基于EMP7128设计的一个完
整的HDB3码的译码器。给出了硬件设计电路图、软件设计流程和HDB3译码器的仿真
波形。该译码器中除了包含有译码的电路外，还包含有单双极性转换，误码检测和位同
步提取等功能。双单极性变换的作用是使得双极性的HDB3码能够进入CPLD，同时
易于做数字逻辑分析。其中的位同步提取功能是利用超前滞后型数字锁相环从编码序列
中提取出位同步信号，并把该信号作为译码部分的时钟。位同步模块中最为关键的一步
是在CPLD实现若干个上升沿触发数字单稳。总体来说，该译码器具有外围电路简单，
工作稳定，抗干扰能力强等特点。此实现方法具有硬件设计简单、运行速度快、成本低
等优点。同时由于CPLD可重复编程的特点，可以对它进行在线修改，便于设备的调试
和运行。此编译码器已经过实际测试，运行稳定可靠，可用于实际电路中。
关键词：HDB3码；FPGA；译码器；位同步。
部分文件列表
| 文件名 | 大小 |
| 基于FPGA的HDB3编译码器设计.pdf | 3M |
全部评论(0)