推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA来完成直接数字频率合成器DDS的设计

更新时间:2019-01-16 00:28:24 大小:2M 上传用户:sun2152查看TA发布的资源 标签:fpga数字频率合成器dds 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

在信号发生器的设计中,传统的用分立元件或通用数字电路元件设计电子线路的方


法设计周期长,花费大,可移植性差。本设计是利用EDA技术设计的电路,该信号发生器


输出信号的频率范围为20Hz~20KHz,幅度的峰-峰值为0.3V~5V两路信号之间可实现


0°~359°的相位差。


侧重叙述了用FPGA来完成直接数字频率合成器(DDS)的设计,DDS由相位累加器和


正弦ROM查找表两个功能块组成,其中ROM查找表由兆功能模块LPM_ROM来实现。而通


过设定不同的累加器初值(K1)和初始相位值(K2),可以调节两路相同频率正弦信号之间


的相位差,从而产生两路数字式的频率、相位和幅值可调的正弦波信号,最后通过


MAX+plusII演示仿真结果。


与传统的频率合成方法相比,DDS合成信号具有频率切换时间短、频率分辨率高、


相位变化连续等诸多优点。使用单片机灵活的控制能力与FPGA器件的高性能、高集成


度相结合,可以克服传统DDS设计中的不足,从而设计开发出性能优良的DDS系统。


部分文件列表

文件名 大小
基于FPGA来完成直接数字频率合成器DDS的设计.pdf 2M

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载