推荐星级：
- 1
- 2
- 3
- 4
- 5
嵌入式Flash加速控制器的设计与实现
资料介绍
随着智能化的普及以及物联网的兴起，内置嵌入式Flash的MCU(Micro Control Unit，微控制器，也称为单片机)在工业控制以及消费电子类市场得到了的越来越广泛的使用。针对这种低功耗、低成本的应用环境，本文设计并实现了一款基于2路组相联缓存结构的嵌入式Flash加速控制器，可面向ARM Cortex M0/M3、杭州中天微系统有限公司CK802/CK803等低功耗、低成本32位嵌入式处理器和32位嵌入式Flash。
为了加强对不同型号嵌入式Flash的兼容，本文提出了一种通用化的模板架构。对于不同的Flash型号或者用于FPGA原型验证的Flash加速控制模拟器，设计者只需要重新设计或修改Flash接口控制单元即可，其他模块和整体架构可配置并且通用，实现了统一的硬件架构和软件接口。这种模块重用化的设计思想加快了针对新款Flash的加速控制器的开发速度，并且设计者可以尽早向客户提供用于软硬件协同验证的FPGA仿真器，使软件验证能够与硬件设计并行开展。
以两款Flash为例，本文介绍了各自的Flash接口控制单元设计，并针对不同频率下接口的特点加入了低频快速访问（读取）模式和高频访问（读取）模式。同时，本文还介绍了用于保护Flash数据不被非法访问的Flash安全机制。
为了实现读取加速，本文提出读加速单元以指令缓存结构为基础，但针对传统指令缓存存在的局限性进行了优化，从而在占用资源（缓存容量）较少，频率较低（用于部分低功耗应用）的环境下取得较高的性能和较低的功耗。
最后，本文通过基于IP-XACT标准的IP封装技术和C-SKY SoC设计集成平台将这款嵌入式Flash加速控制器封装入库并集成到SoC设计中。
部分文件列表
| 文件名 | 大小 |
| 嵌入式Flash加速控制器的设计与实现.pdf | 5M |
全部评论(0)