您现在的位置是:首页 > 教程 > 在ROD PU中输入FPGA
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

在ROD PU中输入FPGA

更新时间:2018-12-24 20:48:51 大小:146K 上传用户:z00查看TA发布的资源 标签:fpga 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

每个HFEB有一个SCA控制器,这就是HFEB可以在光链路上发送独立数据的原因。 由于PU的输入FPGA(InFPGA)不知道这些HFEB之间的时序关系,因此必须在数据处理(ADC并行化和数据组织)中保持这种独立性。 这种HFEB独立性可以保持在DSP或者inFPGA可以尝试重建整个FEB。


这两种可能性在inFPGA中需要2种不同的架构。 在两种架构中,对于每个HFEB(8个信道),生成定时信号(数据类型的指示:报头,radd,数据......)并且信道被并行化。 然后根据DSP的内部架构在双端口RAM(DPRAM)中组织数据。


部分文件列表

文件名 大小
finalS2P.doc 146K

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载