您现在的位置是:首页 > 源码 > 用Verilog HDL设计电子钟
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

用Verilog HDL设计电子钟

更新时间:2014-11-12 15:42:36 大小:57K 上传用户:李玉龙查看TA发布的资源 标签:Verilog电子时钟 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

实现如下功能: 1.时钟显示功能:,该电子钟正常显示小时、分钟、秒,各用2位数码管(共6位数码管)显示范围为0—23时59分59秒,分辨率为1秒,包括启动与停止。 2.校时功能:包括小时校准和分钟校准。 3.跑表:包括跑表清零、启动计时、停止及继续计时功能。

部分文件列表

文件名 大小
《EDA综合设计与实践》课程设计-用Verilog_HDL设计电子钟.doc 57K

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载