您现在的位置是:首页 > 源码 > 基于FPGA的数字钟设计
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA的数字钟设计

更新时间:2014-09-10 15:48:34 大小:2M 上传用户:lilong135984查看TA发布的资源 标签:数字钟FPGAverilog 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(1) 举报

资料介绍

基于FPGA的数字钟设计,四中工作模式,正常显示、时设置、分设置、秒设置。

部分文件列表

文件名大小
digital_clock/1KB
digital_clock/Clock_cnt.v5KB
digital_clock/Clock_cnt.v.bak5KB
digital_clock/Clock_ctl.v3KB
digital_clock/Clock_ctl.v.bak3KB
digital_clock/db/1KB
digital_clock/db/add_sub_4rh.tdf2KB
digital_clock/db/add_sub_7rh.tdf3KB
digital_clock/db/add_sub_nsh.tdf4KB
digital_clock/db/digital_clock.(0).cnf.cdb2KB
digital_clock/db/digital_clock.(0).cnf.hdb1KB
...

全部评论(1)

  • 2023-02-08 21:07:55王屹

    非常不错

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载