推荐星级：
- 1
- 2
- 3
- 4
- 5
DDR3_FIFO代码及设计文档
资料介绍
DDR3_FIFO代码及设计文档
将DDR3封装成fifo，使用MIG ip core进行DDR3的读写操作，
外部看是一个fifo接口，内部使用ip core，
有详细的设计文档和代码能有查看。
本代码在VIVADO平台上仿真并进行测试。
部分文件列表
| 文件名 | 大小 |
| DDR3_FIFO设计文档.doc | 335KB |
| ddr3_V10/ | |
| ddr3_V10/ddr3.cache/ | |
| ddr3_V10/ddr3.cache/compile_simlib/ | |
| ddr3_V10/ddr3.cache/compile_simlib/activehdl/ | |
| ddr3_V10/ddr3.cache/compile_simlib/ies/ | |
| ddr3_V10/ddr3.cache/compile_simlib/questa/ | |
| ddr3_V10/ddr3.cache/compile_simlib/riviera/ | |
| ddr3_V10/ddr3.cache/compile_simlib/vcs/ | |
| ddr3_V10/ddr3.cache/compile_simlib/xcelium/ | |
| ddr3_V10/ddr3.cache/ip/ | |
| ... | |
全部评论(1)
2023-03-24 15:47:31kangyunsi123
可以参考