积分商城

最新搜索： 4g dtu mbedded DisplayPort (eDP) Proposal v1.5 蓝牙 逻辑分析仪 STM32F051COOS 代码 杰理蓝牙AC6973 SDK
您现在的位置是：首页 > 技术资料 > 带自测功能的DDR2控制器设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

带自测功能的DDR2控制器设计

更新时间：2020-09-12 08:17:11 大小：180K 上传用户：songhuahua查看TA发布的资源 标签：DDR2控制器 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

在研究了JEDEC制定的DDR2标准的基础上，基于对DDR2快速测试的目的，设计了一种带自测功能的新型DDR2控制器。该控制器既拥有常见的控制时序、刷新、初始化等功能，又可以在没有外部激励的情况下对DDR2进行测试。整个设计完全遵循JEDEC标准，采用自顶向下的设计方法，通过异步FIFO进行跨时钟域的信号通讯，接口部分兼容FPGA的MCB模块，可以实现和MCB的简单替代，最后用verilog语言进行描述并通过仿真验证和FPGA验证．达到了较高的性能和实现了要求的功能。与常见的控制器相比，本设计虽然增加了自测试功能，但综合后的面积只增加10％。

Based on the DDR2 standard developed by JEDEC, this proposed DDR2 controller has a self-test function more for fast testing. The controller has both basic functions include control timing, self-refresh, initialization, and can be tested in the case of no external input pattern. The proposed DDR2 controller is compliance with JEDEC standard, and it follows top-down design flow. The inside signals cross clock domains through asynchronous FIFO. The interface is compatible FPGA MCB module. The controller is finally described by verilog language and verified by simulation and FPGA verification. It achieves high performance and functionality requirements. Compared with the...

部分文件列表

文件名 大小
带自测功能的DDR2控制器设计.pdf 180K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号