积分商城

最新搜索： 电路图 M0 电子测量技术 video demystified BK3431 FMU
您现在的位置是：首页 > 技术资料 > 基于增强型延时感知CSE算法的AES S盒电路优化设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于增强型延时感知CSE算法的AES S盒电路优化设计

更新时间：2020-10-27 01:58:54 大小：690K 上传用户：gsy幸运查看TA发布的资源 标签：aes电路优化 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

针对高级加密标准(AES)S-盒优化,提出了一种增强型延时感知公共项消除(CSE)算法.该算法能够在不同延时约束条件下优化多常数乘法运算电路,并给出从最小延时到最小面积全范围的面积-延时设计折中.采用该算法优化了基于冗余有限域算术的S盒实现电路,确定了延时最优、面积最优的两种S盒构造.实例优化结果表明所提出算法的优化效率高、优化结果整体延时小.所设计的S盒电路基于65nmCMOS工艺库综合,结果表明,对比于已有文献中S盒复合域实现电路,所提出面积最优S盒电路的面积-延时积最小,比目前最小面积与最短延时的S盒组合逻辑分别减少了17.58%和19.74%.

Aiming at the optimization of advanced encryption standard (AES) S-box,an enhanced delay-aware common subexpression elimination algorithm is proposed.Under different delay constraints,the proposed algorithm can not only optimize multiple constant multiplication circuit,but also provide all of the design trade-offs,from the shortest feasible delay to the smallest area.Two constructions of S-box based on redundant finite field arithmetic which have optimal delay or the optimal area are derived using the algorithm.The results obtained through optimizing examples show the algorithm achieves high optimization efficiency and better overall delay optimization effect.In 65nm CMOS technology,the proposed S-box circuit which has the optimal area has the minimum area-delay product among the S-boxes based on composite field architecture.Compared with the smallest S-box and the shortest delay S-box,it saves about 17.58% and 19.74% of the area-delay product respectively.

部分文件列表

文件名 大小
基于增强型延时感知CSE算法的AES_S盒电路优化设计.pdf 690K

【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号