双CPU结构捷联导航数据处理系统硬件设计

更新时间：2020-02-14 19:25:25 大小：2M 上传用户：zhiyao6 查看TA发布的资源 标签：cpu 数据处理系统 下载积分：3分评价赚积分（如何评价?）收藏评论(0) 举报

资料介绍

本文主要研究了一种基于高性能浮点DSP(TMS320C6713)和十六位单片机(SPCE061A)的双CPU结构的捷联导航数据处理系统。该系统双CPU分工协作，充分的发挥了该型DSP对浮点数据的处理精度高、速度快的能力并且还利用单片机控制能力强的特点，有效的弥补了DSP接口少、控制弱的缺点，使得系统可以同时进行采集和处理数据。该方案既在提高性能的同时还节约了成本，减少了体积，降低了功耗，完全符合新一代捷联导航系统方案的性能指标。文中结合现代导航技术发展的特点和导航计算机系统的实际需求，详细阐述了捷联导航计算机硬件设计的主要设计思想，经过分析研究和选型，设计了捷联导航计算机系统的总体方案和硬件电路。本系统设计采用DSP+单片机的双CPU体系结构方案，DSP主要负责数据的处理，单片机主要负责信号采集和系统的输入输出控制，两者结合实现优势互补，充分发挥各自的特长。此外，如何解决好DSP与单片机的接口与数据通讯问题是设计DSP与单片机双CPU控制系统的关键。经过分析论证，本文提出了一种结构简单、成本低且易于实现的双机通信方法。系统中，DSP通过HPI接口和单片机实现数据通讯，获取单片机采集的数据和向单片机发送输入输出控制信号。DSP和单片机及其其他外设的逻辑译码通过大规模可编程逻辑器件(CPLD)实现。研究结果表明，以DSP为核心设计的主从式双机结构的捷联导航计算机，其结构配置与任务分配合理，软硬件协同流畅，具备速度快、精度高、体积小、功耗低的特点，系统性能明显高于传统的捷联导航系统，对于扩展捷联系统的应用领域具有一定的积极作用。