积分商城

最新搜索： hs2241p fm1702sl cserialport 充电桩 goldwave注册机 差分放大器
您现在的位置是：首页 > 技术资料 > 基于CPLD的高频电路多功能时钟模块设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于CPLD的高频电路多功能时钟模块设计

更新时间：2020-06-04 07:03:58 大小：229K 上传用户：IC老兵查看TA发布的资源 标签：cpld高频电路 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

文章介绍了一种基于CPLD的高频电路的多路不同频率同步时钟输出模块的设计方法，采用单一高频时钟作为时钟源输入，通过CPLD的分频电路设计实现输出多路不同频率同步时钟，利用有限状态基设计实现CPLD的外部控制接口，实现对CPLD输出时钟频率的任意调节。有效满足复杂的高频电路设计中需要提供多路不同频率同步时钟的要求。

the paper introduce a design of clock module with multiple different frequency clock outputs ,use a single high speed clock signal as input, realize multiple different frequency clock Outputs using clock division circuits of CPLD, realize clock module control interface using Finite State Machines of CPLD in order to adjust the frequency outputs of clock module. All can be done to satisfy the different frequency synchro clock outputs in the complicated high frequency circuit.

部分文件列表

文件名 大小
基于CPLD的高频电路多功能时钟模块设计.pdf 229K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号