您现在的位置是:首页 > 应用设计 > CPLD的频率计设计.
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

CPLD的频率计设计.

更新时间:2019-06-04 06:08:53 大小:6M 上传用户:sun2152查看TA发布的资源 标签:cpld频率计 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

频率计是一种基本的测量仪器,频率测量是电子学测量中最为基本的测量之一。由于频率信号抗干扰性强,易于传输,因此可以获得较高的测量精度。所以它被广泛应用于航天、电子、测控等领域。

复杂可编程逻辑器件(CPLD)具有集成度高、运算速度快、开发周期短等特点,它的出现,改变了数字电路的设计方法,增强了设计的灵活性。鉴于此,本文提出了种基于CPLD的数字频率计的设计方法。该设计电路简洁,软件潜力得到充分挖掘,低频段测量精度高,有效防止了干扰的侵入。从实验结果上看,采用CPLD设计的电子电路,可以弥补传统硬件电子电路设计中的不足。在硬件设计中不能完成的仿真实验可以在软件设计中实现,这是利用CPLD设计的最大优点。同时程序在EDA软件平台Max+plusl上编译仿真后使结果更加清晰,波形测试点读数精确,参数调节方便。因此软件仿真设计可以节省设计资源,减少设计步骤,缩短设计周期。

关键词:频率计:EDA技术;CPLD;


部分文件列表

文件名 大小
基于CPLD的频率计设计.pdf 6M

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载