积分商城

最新搜索： CH340 排插 入门教程 canopen TMC5160 altium Designer 20 电路设计与仿真从入门到精通
您现在的位置是：首页 > 教程 > 【CPLD-Verilog】CPLD实现时钟检测
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

【CPLD-Verilog】CPLD实现时钟检测

更新时间：2017-04-01 09:57:49 大小：124K 上传用户：z00查看TA发布的资源 标签：cpld检测时钟verilog 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

【CPLD-Verilog】CPLD实现时钟检测 时钟检测包括有无检测和频率检测，在一般场景下，检测时间有无就能满足需求了。下面介绍时钟有无的检测，检测原理如下图所示，被检时钟分频，一般需要分到主时钟两倍以下，检测跳变检测8个时钟周期以上。

部分文件列表

文件名 大小
【CPLD-Verilog】CPLD实现时钟检测.pdf 124K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号