积分商城

最新搜索： 快速充电 传感器应用指南 grbl stm32 电路 HD-TVI 嘉立创
您现在的位置是：首页 > 教程 > 编译和加载逻辑单元和IDBs FPGA
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

编译和加载逻辑单元和IDBs FPGA

更新时间：2018-12-19 07:35:04 大小：2M 上传用户：z00查看TA发布的资源 标签：编译逻辑单元idbsfpga 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

* .vhd文件由3部分组成：源代码的头部和结尾，逻辑和程序地址。 必须将它们组合在一起才能获得必要的* .vhd文件。 此* .vhd文件是FPGA程序的源代码，必须先使用Libero软件进行编译，然后才能将结果文件加载到FPGA上。


1.源代码的标题和结尾：

可以在DCS夸克帐户中找到源代码的标题和结尾

在“Interlock programs \ SRC \ * .vhd”文件夹中

选择“emptyIDBvhdlFile071016.vhd”（对于IDB FPGA程序），“emptyLUvhdlFile071016.vhd”（对于PIT的逻辑单元FPGA程序）或“emptyLUvhdlFile071016_SR1.vhd”（对于SR1中的逻辑单元FPGA程序）并将其另存为<ProgramName中>的.vhd。


部分文件列表

文件名 大小
CompilingLoadingLU-IDB.doc 2M

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号