- 1
- 2
- 3
- 4
- 5
基于CMOS工艺的射频集成电路ESD保护研究
资料介绍
随着工艺特征尺寸的缩小,射频集成电路承受的静电放电(ESD)问题日趋变得复杂。保护电路与被保护核心电路的相互影响,已经成为制约射频集成电路发展的一个障碍。本文主要研究CMOS工艺下,ESD保护电路与被保护核心电路之间的相互影响的作用机理,提出研究思路,并对射频集成电路ESD保护电路的通用器件作出评价。
部分文件列表
文件名 | 大小 |
基于CMOS工艺的射频集成电路ESD保护研究.pdf | 146K |
最新上传
-
注册1 打赏0.01元 2小时前
-
注册1 打赏0.01元 2小时前
用户:xlhtracy
-
注册1 打赏0.01元 2小时前
用户:xlhtracy
-
注册1 打赏0.01元 2小时前
用户:xlhtracy
-
注册1 打赏0.01元 2小时前
用户:xlhtracy
-
注册1 打赏0.01元 2小时前
用户:xlhtracy
-
注册1 打赏0.01元 2小时前
用户:xlhtracy
-
注册1 打赏0.01元 2小时前
用户:xlhtracy
-
注册1 打赏0.01元 3小时前
用户:xlhtracy
-
注册1 打赏0.05元 5小时前
用户:xlhtracy
-
注册1 打赏0.01元 5小时前
用户:xlhtracy
-
注册1 打赏0.01元 5小时前
-
注册1 打赏0.01元 5小时前
用户:21ic下载
-
注册1 打赏0.01元 5小时前
用户:21ic下载
-
21ic小能手 打赏0.03元 6小时前
用户:21ic下载
-
21ic小能手 打赏0.01元 6小时前
用户:21ic下载
-
21ic小能手 打赏0.01元 6小时前
用户:21ic下载
-
21ic小能手 打赏0.02元 6小时前
-
21ic小能手 打赏0.01元 7小时前
用户:21ic下载
-
注册1 打赏0.02元 16小时前
-
注册1 打赏0.02元 16小时前
全部评论(0)