积分商城

最新搜索： KMI18/2速度传感器 RK35 E-studio Pro rtl8305nb lpc1788 LIN
您现在的位置是：首页 > 技术资料 > 四路串行CMOS复接器的设计实现
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

四路串行CMOS复接器的设计实现

更新时间：2020-09-14 08:45:44 大小：832K 上传用户：songhuahua查看TA发布的资源 标签：cmos 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

通信系统中,数字复接是提高带宽利用率的一项重要技术,将多路并行低速信号转变为高比特率的串行数字流。首先使用Cadence软件仿真基本门级CMOS电路,通过自下而上的FPGA设计方法和Verilog硬件描述语言,设计四路串行复接器的功能组成模块,完成QuartusⅡ平台上的可综合验证。最后提出了复接器CMOS集成电路的设计思路。

Digital multiplexing is an important technique for improving bandwidth utilization in communication system by transferring multi- channel parallel low rate signals into a serial high rate one. This article gives the simulation of basic gate-level CMOS circuit using Cadence software, and describes each functional sub-module of four-channel serial multiplexer by Verilog hardware description language. Quartus II is used for logic synthesis and verification under bottom-up FPGA design method, and finally the design idea of CMOS multiplexer IC is proposed.

部分文件列表

文件名 大小
四路串行CMOS复接器的设计实现.pdf 832K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号