推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

Cadence IC的CMOS集成电路版图设计

更新时间:2019-06-25 05:50:53 大小:9M 上传用户:sun2152查看TA发布的资源 标签:cadencecmos集成电路版图设计 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

1.MOS管串联

(1)两个MOS管的串联。

N1的源、漏区为X和Y,NO的源、漏区为Y和Z。Y是它们的公共区域,如果把公共区域合并,得到图5.7(d)所示的两个MOS管串联连接的版图。

从电流的方向可以决定,当MOS管串联时,它们的电极按S-D-S-D-S-D方式连接。

(2)任意个MOS管串联。例如3个MOS管串联的版图。

2.MOS管并联(并联是指它们的源和源连接,漏和漏连接,各自的栅还是独立的。)

(1)栅极水平放置,节点X和Y可用金属连线连接(图b);也可用有源区连接(图c)。

(2)栅极竖直方向排列,节点连接既可用金属导线(图b),也可用有源区进行连接(图c)。

(3)三个或三个以上MOS管并联。

①全部用金属进行源的连接和漏的连接(图a),称为叉指形结构;

②分别用金属和有源区进行源和漏的并联连接;

③金属连接和有源区连接联合使用(图b)。


部分文件列表

文件名 大小
基于CadenceIC的CMOS集成电路版图设计.pdf 9M

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载