积分商城

最新搜索： 正泰变频器 tb67s128 变频 SMT32F407 单片机C语言编程 新唐
您现在的位置是：首页 > 技术资料 > BLVDS总线控制系统中CDR及SerDes电路的设计与实现
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

BLVDS总线控制系统中CDR及SerDes电路的设计与实现

更新时间：2020-06-15 06:11:06 大小：226K 上传用户：IC老兵查看TA发布的资源 标签：blvds总线控制系统 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

时钟数据恢复与解复用电路是串行通信系统中接收端的关键电路,其性能的优劣直接影响了整个系统的功能。本文改进了传统的双环时钟数据恢复电路,提出了一种基于空间过采样、时钟数据恢复与串并转换同步完成的双环结构并应用于BLVDS总线控制原型系统中,该原型系统经380项测试,在节点数为5个、收发距离最长为131 m、通信速率达20 MHz时电路工作稳定,同步时间小于10-6 s,误码率低于10-9。

CDR（ Clock and Data Recovery） and SerDes （Serializer/Deserializer） circuit is a critical circuit in the receiver of serial-data transceiver systems, and its performance affects the entire system＇s function di- rectly. This paper presented an improved scheme of the traditional dual-loop clock and data recovery circuit, which was based on special oversampling and in this scheme, the CDR and SerDes could be accomplished simuhaneously. The proposed circuit was applied in a prototype system of BLVDS controlling, which consis- ted of 5 nodes, with the longest distance of 131 meters, and speed of up to 20MHz, and through 380 tests. The circuit can work reliably, with lock time less than 10-6 s, and error rate lower than 10-9.

部分文件列表

文件名 大小
BLVDS总线控制系统中CDR及SerDes电路的设计与实现.pdf 226K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号