积分商城

最新搜索： 声呐 逆变恒流 AD pcb封装库 CXAC85254 FMDIDE mpc5604c
您现在的位置是：首页 > 教程 > 高速设计操作指南
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

高速设计操作指南

更新时间：2018-11-19 10:23:11 大小：586K 上传用户：z00查看TA发布的资源 标签：高速设计 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

When routing for high speed it’s also extremely important to apply a Routing Topology. The topology of a net is the arrangement or pattern of the pin-to-pin connections. By default, pin-to-pin connections of each net are arranged to give the shortest overall connection length. A topology can be applied to a net for a variety of reasons. For high speed designs where signal reflections must be minimized, the net is arranged with a daisy chain topology. However, for ground nets, a star topology could be applied, to ensure that all tracks come back to a common point.

DDR2 (and some situations in DDR3) can employ “balanced-T” or “branch matched” topology. While DDR3 and DDR4 introduced “fly-by” topology. In “fly-by” topology, Address/Control/Clock signals are routed sequentially from one SDRAM to the next, which eliminates reflections. 



部分文件列表

文件名 大小
Altium-WP-High-Speed-Design-And-Xsignals.pdf 586K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号