积分商城

最新搜索： FPGA VHDL串口 JTAGICE mkII CGT C2000 定向声波 PADS
您现在的位置是：首页 > 源码 > AlteraSDR SDRAM 控制器 FPGA设计verilog源码
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

AlteraSDR SDRAM 控制器 FPGA设计verilog源码

更新时间：2023-10-07 08:56:34 大小：761K 上传用户：铁蛋锅查看TA发布的资源 标签：sdram控制器fpga 下载积分：8分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

AlteraSDR SDRAM 控制器 FPGA设计verilog源码

部分文件列表

文件名文件大小修改时间
AlteraSDR SDRAM 控制器 FPGA设计verilog源码/doc/readme.txt1KB2000-07-28 15:17:26
AlteraSDR SDRAM 控制器 FPGA设计verilog源码/doc/sdr_sdram.pdf630KB2000-05-30 09:57:28
AlteraSDR SDRAM 控制器 FPGA设计verilog源码/model/mt48lc8m16a2.v43KB2000-05-23 00:16:14
AlteraSDR SDRAM 控制器 FPGA设计verilog源码/route/PLL1.v5KB2000-05-22 19:59:44
AlteraSDR SDRAM 控制器 FPGA设计verilog源码/route/sdr_sdram.csf3KB2000-07-25 15:14:56
AlteraSDR SDRAM 控制器 FPGA设计verilog源码/route/sdr_sdram.esf1KB2000-07-25 15:14:56
AlteraSDR SDRAM 控制器 FPGA设计verilog源码/route/sdr_sdram.vqm161KB2000-07-12 11:11:14
AlteraSDR SDRAM 控制器 FPGA设计verilog源码/simulation/modelsim.ini8KB2000-05-19 16:46:20
AlteraSDR SDRAM 控制器 FPGA设计verilog源码/simulation/readme.txt1KB2000-05-23 00:11:10
AlteraSDR SDRAM 控制器 FPGA设计verilog源码/simulation/sdr_sdram_tb.v22KB2000-07-12 16:07:52
AlteraSDR SDRAM 控制器 FPGA设计verilog源码/simulation/work/altclklock/verilog.psm20KB2000-05-23 00:31:38
...

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号