积分商城

最新搜索： iar STM32F103 rfe150 Sm470 cserialport SPWM
您现在的位置是：首页 > 技术资料 > 一种应用于流水线ADC的采样保持电路设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

一种应用于流水线ADC的采样保持电路设计

更新时间：2020-08-19 19:36:18 大小：240K 上传用户：songhuahua查看TA发布的资源 标签：流水线adc采样保持 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

设计了一种应用于8位100 MHz采样频率流水线ADC的采样保持电路。采用电容翻转的主体结构及下级板采样技术,设计了使用共源共栅密勒补偿的两级运放。在不影响性能的前提下提出对传统栅压自举采样开关的改进方案,减小了栅压自举开关的面积。该采样保持电路采用CSMC0.18μm CMOS工艺,1.8 V电源电压进行设计。Spectre仿真并使用Matlab分析输出动态特性表明,电路达到了74.7 d B的无杂散动态范围（SFDR）,信纳比（SINAD）为60.8 d B。

A sample and hold circuit for 8 bit 100 MSPS pipelined ADCs is presented. A two stage amplifier with cascade miller compensation for the capacitor flip around architecture and bottom plane sampling technique is used. The traditional bootstrapped switch is improved to reduce the area without impacting performance. The circuit is based on CSMC 0.18 pm CMOS process and simulated by Spectre. Dynamic parameters are analyzed with Matlab, which shows the SFDR is 74.7 dB and SINAD is 60.8 dB.

部分文件列表

文件名 大小
一种应用于流水线ADC的采样保持电路设计.pdf 240K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号