积分商城

最新搜索： 神经网络 wang-pro-1 7zip CH340 Altium Designer 库 nvme
您现在的位置是：首页 > 技术资料 > 一种应用于流水线ADC采样保持电路的设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

一种应用于流水线ADC采样保持电路的设计

更新时间：2020-06-01 06:00:34 大小：307K 上传用户：守着阳光1985查看TA发布的资源 标签：adc 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

介绍了一种应用于12位、10MS/s流水线模数转换器前端的高性能采样保持（SH）电路的设计。该电路采用全差分电容翻转型结构及下极板采样技术,有效地减少噪声、功耗及电荷注入误差。采用一种改进的栅源电压恒定的自举开关,极大地减小电路的非线性失真。运算放大器为增益增强型折叠式共源共栅结构,能得到较高的带宽和直流增益。该采样保持电路采用JAZZ 0.6μm BiCMOS工艺来实现,在5V电源电压、10MHz采样频率下,当输入信号频率为1MHz时,仿真结果显示无杂散动态范围（SFDR）为107.82dB、信噪比（SNR）为87.8dB、总谐波失真比（THD）为-105.2dB。该部分电路版图面积为0.4mm×0.8mm,功耗仅为11mW。

A high performance sample and hold（SH） circuit for use in the front end of a 12-bit 10MS/s Pipeline ADC is full differential capacitor flip-around architecture has been used to reduce both noise and reduce the nonlinearity error cause by the sampling switch,a signal dependent clock bootstrapping system is used.A fully differential folded cascade operational amplifier is designed using a gain-boosted circuit to get high gain and is implemented using 0.6μm BiCMOS process,and simulation results demonstrate that the S/H circuit consumes 11mW at 5V supply with a sampling rate of 10MHz.A 107.8dB...

部分文件列表

文件名 大小
一种应用于流水线ADC采样保持电路的设计.pdf 307K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号