您现在的位置是:首页 > 教程 > 数字系统设计_verilog_HDL
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

数字系统设计_verilog_HDL

更新时间:2019-01-18 14:34:28 大小:30M 上传用户:sun2152查看TA发布的资源 标签:数字系统设计verilog_hdl 下载积分:1分 评价赚积分 (如何评价?) 收藏 评论(0) 举报

资料介绍

第一部分初级篇

数字通信和自动化控制等领域的高速度发展和世界范围的高技术竞争对数字系统提出了越来越高的要求,特别是需要设计具有实时信号处理能力的专用集成电路,要求把包括多个CPU内核的整个电子系统综合到一个芯片(SOC)上。

VHDL和Verilog HDL这两种工业标准的产生顺应了历史的潮流,因而得到了迅速的发展。作为新世纪的中国大学生应该尽早掌握这种新的设计方法,使我国在复杂数字电路及系统的设计竞争中逐步缩与美国等先进的工业发达国家的差距。为我国新世纪的深亚微米千万门级的复杂系统的设计培养一批技术骨干。

硬件描述语言HDL(Hardware Description Language)是硬件设计人员和电子设计自动化(EDA)工具之间的接口,其主要目的是用来编写设计文件,建立电子系统行为级的仿真模型。


部分文件列表

文件名 大小
数字系统设计_verilog_HDL.pdf 30M

全部评论(0)

暂无评论