推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA CPLD数字电路设计经验分享

更新时间:2018-08-19 12:15:31 大小:818K 上传用户:huangtongyue查看TA发布的资源 标签:fpgacpld数字电路设计经验 下载积分:0分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

FPGA/CPLD数字电路设计经验分享,包含许多常见设计问题。

在数字电路的设计中,时序设计是一个系统性能的主要标志,在高层次设计方法中,

对时序控制的抽象度也相应提高,因此在设计中较难把握,但在理解 RTL 电路时序模型的

基础上,采用合理的设计方法在设计复杂数字系统是行之有效的,通过许多设计实例证明采

用这种方式可以使电路的后仿真通过率大大提高,并且系统的工作频率可以达到一个较高水

平。

关键词:FPGA 数字电路 时序 时延路径 建立时间 保持时间

1  数字电路设计中的几个基本概念:

1.1  建立时间和保持时间:

建立时间(setup time)是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时

间,如果建立时间不够,数据将不能在这个时钟上升沿被打入触发器;保持时间(hold time)

是指在触发器的时钟信号上升沿到来以后,数据稳定不变的时间, 如果保持时间不够,数

据同样不能被打入触发器。 如图 1 。 数据稳定传输必须满足建立和保持时间的要求,当

然在一些情况下,建立时间和保持时间的值可以为零。 PLD/FPGA开发软件可以自动计算

两个相关输入的建立和保持时间(如图 2)

…………

部分文件列表

文件名文件大小修改时间
FPGACPLDdigitalcircuitdesignexperiencetoshare.pdf929KB2009-03-19 10:05:28

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载