- 1
- 2
- 3
- 4
- 5
FPGA CPLD数字电路设计经验分享
资料介绍
FPGA/CPLD数字电路设计经验分享,包含许多常见设计问题。
在数字电路的设计中,时序设计是一个系统性能的主要标志,在高层次设计方法中,
对时序控制的抽象度也相应提高,因此在设计中较难把握,但在理解 RTL 电路时序模型的
基础上,采用合理的设计方法在设计复杂数字系统是行之有效的,通过许多设计实例证明采
用这种方式可以使电路的后仿真通过率大大提高,并且系统的工作频率可以达到一个较高水
平。
关键词:FPGA 数字电路 时序 时延路径 建立时间 保持时间
1 数字电路设计中的几个基本概念:
1.1 建立时间和保持时间:
建立时间(setup time)是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时
间,如果建立时间不够,数据将不能在这个时钟上升沿被打入触发器;保持时间(hold time)
是指在触发器的时钟信号上升沿到来以后,数据稳定不变的时间, 如果保持时间不够,数
据同样不能被打入触发器。 如图 1 。 数据稳定传输必须满足建立和保持时间的要求,当
然在一些情况下,建立时间和保持时间的值可以为零。 PLD/FPGA开发软件可以自动计算
两个相关输入的建立和保持时间(如图 2)
…………
部分文件列表
文件名 | 文件大小 | 修改时间 |
FPGACPLDdigitalcircuitdesignexperiencetoshare.pdf | 929KB | 2009-03-19 10:05:28 |
最新上传
-
21ic小能手 打赏5.00元 19小时前
-
21ic小能手 打赏5.00元 19小时前
-
21ic小能手 打赏5.00元 19小时前
-
21ic小能手 打赏5.00元 19小时前
-
21ic小能手 打赏5.00元 19小时前
-
xlhtracy 打赏10.00元 3天前
-
xlhtracy 打赏10.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
xlhtracy 打赏5.00元 3天前
-
czmhcy 打赏1.00元 3天前
资料:bitboy
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏20.00元 3天前
资料:STM32控制小米电机
-
21ic下载 打赏310.00元 3天前
用户:小猫做电路
-
21ic下载 打赏310.00元 3天前
用户:gsy幸运
-
21ic下载 打赏310.00元 3天前
用户:zhengdai
-
21ic下载 打赏310.00元 3天前
用户:liqiang9090
-
21ic下载 打赏260.00元 3天前
用户:kk1957135547
-
21ic下载 打赏110.00元 3天前
用户:铁蛋锅
-
21ic下载 打赏130.00元 3天前
用户:xzxbybd
-
21ic下载 打赏70.00元 3天前
用户:jh03551
-
21ic下载 打赏50.00元 3天前
用户:sun2152
-
21ic下载 打赏40.00元 3天前
用户:WK520077778
-
21ic下载 打赏40.00元 3天前
用户:xuzhen1
-
21ic下载 打赏40.00元 3天前
用户:w178191520
-
21ic下载 打赏40.00元 3天前
用户:w993263495
-
21ic下载 打赏30.00元 3天前
用户:w1966891335
-
21ic下载 打赏20.00元 3天前
用户:不觉明了
-
21ic下载 打赏10.00元 3天前
用户:cooldog123pp
-
21ic下载 打赏5.00元 3天前
用户:liming238
-
21ic下载 打赏10.00元 3天前
用户:ax918
-
21ic下载 打赏5.00元 3天前
用户:farsy
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
资料:stm32f4 经典例程
-
sraay 打赏1.00元 3天前
-
21ic小能手 打赏5.00元 3天前
资料:零功耗通信白皮书
-
21ic小能手 打赏5.00元 3天前
全部评论(0)