推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

该工程实现了一个64点DIF-FFT,Verilog编写,采用R2MDC结构

更新时间:2019-10-22 17:57:41 大小:657K 上传用户:lalahug查看TA发布的资源 标签:verilog 下载积分:9分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

该工程实现了一个64点DIF-FFT,Verilog编写,采用R2MDC结构,通过Modelsim功能仿真,压缩包里有rtl代码,dc脚本,输出报告

image.png

部分文件列表

文件名文件大小修改时间
fft64(方琳&沈翔&魏鹏)/doc/64 Points FFT Processor.doc1160KB2008-12-25 18:58:38
fft64(方琳&沈翔&魏鹏)/report/area.rpt1KB2008-12-22 18:13:36
fft64(方琳&沈翔&魏鹏)/report/design.rpt1KB2008-12-22 18:13:36
fft64(方琳&沈翔&魏鹏)/report/power.rpt1KB2008-12-22 18:13:36
fft64(方琳&沈翔&魏鹏)/report/timing.rpt18KB2008-12-22 18:13:36
fft64(方琳&沈翔&魏鹏)/report/timing_violators.rpt1KB2008-12-22 18:13:36
fft64(方琳&沈翔&魏鹏)/script/fft64.tcl4KB2008-12-22 18:13:36
fft64(方琳&沈翔&魏鹏)/src/bm.v1KB2008-12-22 18:13:56
fft64(方琳&沈翔&魏鹏)/src/booth.v1KB2008-12-22 18:13:56
fft64(方琳&沈翔&魏鹏)/src/butterfly.v1KB2008-12-22 18:13:56
fft64(方琳&沈翔&魏鹏)/src/cl42_20.v1KB2008-12-22 18:13:56
...

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载