推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

基于选择进位32位加法器的硬件电路实现

更新时间:2020-09-13 06:36:51 大小:183K 上传用户:IC老兵查看TA发布的资源 标签:加法器 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

为了缩短加法电路运行时间,提高FPGA运行效率,利用选择进位算法和差额分组算法用硬件电路实现32位加法器,差额分组中的加法单元是利用一种改进的超前进位算法实现,选择进位算法可使不同的分组单元并行运算,利用低位的运算结果选择高位的进位为1或者进位为零的运算结果,节省了进位选择等待的时间,最后利用XILINX进行时序仿真,在FPGA上进行验证,可稳定运行在高达50兆的频率,理论分析与计算机仿真表明该算法切实可行、有效并且易于实现。

In order to saving the time of add circuit and improve the efficiency,the algorithm of carry-select and margingrouping are used for the circuit generation of 32-bit adders,the cell of adder in the margin-grouping is a kind of evolved algorithm of different margin-groups were allowed to do result selection of higher group is determined by the adding result of lower s saves the waiting time of carry the end,timing simulation is produced in the XILINX,final result can be obtained in the oretical analyses and computer simulation verify that the method is practical,effective and easily achieved.

部分文件列表

文件名 大小
基于选择进位32位加法器的硬件电路实现.pdf 183K

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单
  • 21ic下载 打赏310.00元   2天前

    用户:w178191520

  • 21ic下载 打赏310.00元   2天前

    用户:小猫做电路

  • 21ic下载 打赏310.00元   2天前

    用户:zhengdai

  • 21ic下载 打赏210.00元   2天前

    用户:gsy幸运

  • 21ic下载 打赏230.00元   2天前

    用户:jh0355

  • 21ic下载 打赏260.00元   2天前

    用户:xzxbybd

  • 21ic下载 打赏70.00元   2天前

    用户:jh03551

  • 21ic下载 打赏60.00元   2天前

    用户:sun2152

  • 21ic下载 打赏80.00元   2天前

    用户:铁蛋锅

  • 21ic下载 打赏60.00元   2天前

    用户:xuzhen1

  • 21ic下载 打赏60.00元   2天前

    用户:liqiang9090

  • 21ic下载 打赏30.00元   2天前

    用户:wangcunxia

  • 21ic下载 打赏20.00元   2天前

    用户:玉落彼岸

  • 21ic下载 打赏15.00元   2天前

    用户:kk1957135547

  • 21ic下载 打赏15.00元   2天前

    用户:w993263495

  • 21ic下载 打赏15.00元   2天前

    用户:x15580286248

  • 21ic下载 打赏15.00元   2天前

    用户:w1966891335

  • 21ic下载 打赏15.00元   2天前

    用户:hp860629

  • 21ic下载 打赏10.00元   2天前

    用户:staven630

  • 21ic下载 打赏10.00元   2天前

    用户:我觉得八行

  • 21ic下载 打赏10.00元   2天前

    用户:曾多次

推荐下载