积分商城

最新搜索： 声呐 逆变恒流 AD pcb封装库 CXAC85254 RK3568 FMDIDE
您现在的位置是：首页 > 教程 > Verilog-HDL基本概念
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

Verilog-HDL基本概念

更新时间：2018-04-02 09:46:21 大小：2M 上传用户：z00查看TA发布的资源 标签：verilog-hdl 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

2.1编写并运行一个简单的Verilog HDL语言程序

2.2 层次建模 

2.3 Verilog HDL语言的数据类型及常量和变量 

2.4 编译预处理 

2.5 小结 


（1） module和endmodule是Verilog HDL语言的关键字，用来说明模块。Verilog HDL程序是由模块构成的。每个模块的内容都是嵌在module和endmodule两个语句之间。

（2）input和output 是Verilog HDL语言的关键字，用来说明模块的端口属性。端口属性有三种，为input、output和inout，分别为输入、输出、输入输出属性。每个模块要进行端口列表声明，说明这些端口的输入、输出属性。

（3）assign是Verilog HDL语言的关键字，用来说明模块内部信号的连接关系。语句assign y = s ? b : a;的功能是：当s=1时，y=b；当s=0时，y=a。 


部分文件列表

文件名 大小
第2章-Verilog-HDL基本概念.ppt 2M

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号