您现在的位置是:首页 > 教程 > VHDL设计流程
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

VHDL设计流程

更新时间:2019-04-10 21:55:17 大小:678K 上传用户:z00查看TA发布的资源 标签:vhdl 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

Data flow

Input data as stream of samples

Stream oriented operations

Tools: graphical or dataflow oriented languages (Silage)

Control oriented

Emphasis on states and transitions

Ex: Protocol descriptions

Graphical or languages or both: SDL

FIFOs

High level synchronization mechanisms

Non-determinism

Output can be sent either to RTL synth. or behav. synthesis

Depending on states corresponding to circuit states or not


部分文件列表

文件名 大小
1554904210synthese.pdf 678K

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载