积分商城

最新搜索： PL2303 altium Designer 20 电路设计与仿真从入门到精通 auto cad 常用LOGO标识 microBUCK TMC5160

您现在的位置是：首页 > 个人中心 > yangtang的日志

上传资源列表

  • VerilogHDL源代码

    大小：4M 更新时间：2015-06-06 下载积分：2分

    基于Xilinx ISE13.2 软件下，使用VerilogHDL语言编写的fifo代码，若有问题请多指点

    标签：ISE13.2fifoRAM

  • ISE中Xilinx全局时钟系统的设计-经验之谈

    大小：51K 更新时间：2015-05-11 下载积分：1分

    在XilinxFPGA中，时钟网络分为两类：全局时钟网络和I/O区域时钟网络。以全铜工艺实现的全局时钟网络，加上专用时钟缓冲与驱动结构，从而可使全局时钟到达芯片内部所有的逻辑可配置单元，且I/O单元以及块RAM的时延和...

    标签：ISE中Xilinx时钟系统设计
Displaying 1-2 of 2 results.

上传资源 上传优质资源有赏金

yangtang

打赏TA

上传资料：2

下载资料：0

总收入：0.00元

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号