您现在的位置是:首页 > 个人中心 > 小雾的日志

上传资源列表

  • 基于FPGA的象棋赛计时器

    大小:506K 更新时间:2015-05-08 下载积分:2分

    用FPGA为核心器件,用VHDL为设计手段设计并制作一个用于棋类比赛的计时钟系统,功能要求如下: 1. 该计时钟可分别完成甲乙对规定用时的计时和规定时间用完后的读秒计时。 2. 规定甲乙双方各有1小时比赛规定用时,分...

    标签:EDA课程设计
Displaying 1-1 of 1 result.

小雾

打赏TA

上传资料:1

下载资料:0

总收入:0.00元