您现在的位置是:首页 > 源码 > 中值滤波器verilog实现
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

中值滤波器verilog实现

更新时间:2013-10-28 21:49:37 大小:2K 上传用户:0916120146查看TA发布的资源 标签:verilog中值滤波 下载积分:3分 评价赚积分 (如何评价?) 收藏 评论(0) 举报

资料介绍

Xilinx FPGA上中值滤波器的verilog实现,使用3*3模板,9个数据输入,中值输出

部分文件列表

文件名文件大小修改时间
zhongzhilvbo.v9KB2013-10-28 10:18:26
compare9.xco2KB2013-10-26 10:42:58

全部评论(0)

暂无评论