您现在的位置是:首页 > 教程 > 采用VHDL的FPGA设计
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

采用VHDL的FPGA设计

更新时间:2019-04-11 20:04:12 大小:13M 上传用户:z00查看TA发布的资源 标签:vhdlfpga 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

在本教程中,全加器是在半加器的帮助下设计的。在这里,我们将学习使用Altera-Quartus软件创建/实现数字设计的以下方法,

•使用“块原理图”进行数字设计,

•使用'VHDL代码'的数字设计,

•实施的手动引脚分配,

•使用'.csv'文件进行引脚分配,

•在FPGA上加载设计。

•将'VHDL设计'转换为'符号'

•将“块原理图”转换为“VHDL代码”和“符号”。

如果您没有FPGA板,则跳过最后一部分,即“在FPGA上加载设计”。使用'Modelsim'对设计进行仿真将在第2章中讨论。

本教程使用Quartus II 11.1sp2 Web Edition和ModelSim-Altera Starter软件,这些软件免费提供,可从Altera网站下载。所有代码都可以从网站上下载。

本教程中每个列表的第一行是下载的zip文件夹中的VHDL文件的名称。


部分文件列表

文件名 大小
vhdlguide.pdf 13M

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载