积分商城

最新搜索： 输注泵 STM32_USB-Host-Device_Lib elecworks USB HID调试助手 CH372读写键盘 STM32f405库
您现在的位置是：首页 > 应用设计 > 数控分频器的VHDL设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

数控分频器的VHDL设计

更新时间：2018-09-12 16:36:45 大小：50K 上传用户：sun2152查看TA发布的资源 标签：分频器vhdl 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比。其原理是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。要求：在QuartusⅡ上进行编辑、编译、综合、适配、仿真，给出其所有信号的时序仿真波形。引脚锁定以及硬件下载测试，选择目标器件EP1C3，建议选实验电路模式No.0。用键1、键2作为置数数据D的输入端，CLK接clock0，FOUT接至扬声器Speaker。（时序仿真时CLK周期设5ns~10ns，D分别设33H, FEH）


部分文件列表

文件名 大小
数控分频器的VHDL设计.docx 50K

【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号