推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

verliog设计实现实时时钟DS1302的驱动工程源码 quartus11.0G工程文件 FPGA

更新时间:2021-02-25 23:25:17 大小:4M 上传用户:xzxbybd查看TA发布的资源 标签:verliog时钟ds1302驱动fpga 下载积分:9分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

verliog设计实现实时时钟DS1302的驱动工程源码,quartus11.0G工程文件,FPGA为CYCLONE4E ep4ce15f17c8,可以做为你的设计参考。




部分文件列表

文件名文件大小修改时间
ds1302/db/ds1302.(0).cnf.cdb6KB2015-11-22 12:24:10
ds1302/db/ds1302.(0).cnf.hdb1KB2015-11-22 12:24:10
ds1302/db/ds1302.(1).cnf.cdb2KB2015-11-22 12:24:10
ds1302/db/ds1302.(1).cnf.hdb1KB2015-11-22 12:24:10
ds1302/db/ds1302.(2).cnf.cdb7KB2015-11-22 12:24:10
ds1302/db/ds1302.(2).cnf.hdb2KB2015-11-22 12:24:10
ds1302/db/ds1302.(3).cnf.cdb11KB2015-11-22 12:24:10
ds1302/db/ds1302.(3).cnf.hdb2KB2015-11-22 12:24:10
ds1302/db/ds1302.amm.cdb1KB2015-11-22 12:24:38
ds1302/db/ds1302.asm.qmsg2KB2015-11-22 12:25:14
ds1302/db/ds1302.asm.rdb1KB2015-11-22 12:25:14
...

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载