推荐星级：
- 1
- 2
- 3
- 4
- 5
精通VerilogHDL语言编程_光盘文件
资料介绍
精通VerilogHDL语言编程_光盘文件
这是一份非常不错的资料，欢迎下载，希望对您有帮助！
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| DVB-C信道编、解码器.sch | 61KB | 2006-12-14 17:21:34 |
| 光盘文件说明.doc | 27KB | 2007-03-27 10:53:58 |
| 实例程序代码/第15章 常用加法器设计/carry_chain_adder.v | 1KB | 2006-12-05 10:37:30 |
| 实例程序代码/第15章 常用加法器设计/carry_skip_adder.v | 1KB | 2006-12-05 10:38:36 |
| 实例程序代码/第15章 常用加法器设计/ripple_carry_adder.v | 1KB | 2006-12-05 10:36:50 |
| 实例程序代码/第16章 常用乘法器设计/basic_base2_mul.v | 1KB | 2006-12-05 10:47:46 |
| 实例程序代码/第16章 常用乘法器设计/basic_base2_mul_seq.v | 1KB | 2006-12-05 10:48:20 |
| 实例程序代码/第16章 常用乘法器设计/carry_save_mult.v | 1KB | 2006-12-05 10:50:12 |
| 实例程序代码/第16章 常用乘法器设计/ripple_carry_mult.v | 1KB | 2006-12-05 10:49:02 |
| 实例程序代码/第17章 伽罗华域GF（q）乘法器设计/ff_const_mul.v | 1KB | 2006-12-05 11:38:50 |
| 实例程序代码/第17章 伽罗华域GF（q）乘法器设计/ff_mul.v | 2KB | 2006-12-05 11:36:54 |
| ... | ||
全部评论(0)