SPARTAN6 FPGA uart_test 实验 VERILOG逻辑例程源码 ISE14.7工程

更新时间：2022-09-07 08:51:58 大小：358K 上传用户：铁蛋锅查看TA发布的资源 标签：spartan6 fpga uart verilog 下载积分：7分评价赚积分（如何评价?）收藏评论(0) 举报

资料介绍

SPARTAN6 FPGA uart_test 实验 VERILOG逻辑例程源码 ISE14.7工程文件

文件名	文件大小	修改时间
SPARTAN6 FPGA uart_test 实验 VERILOG逻辑例程源码 ISE14.7工程文件/clkdiv_envsettings.html	15KB	2015-11-04 11:28:32
SPARTAN6 FPGA uart_test 实验 VERILOG逻辑例程源码 ISE14.7工程文件/clkdiv_summary.html	4KB	2015-11-04 11:28:32
SPARTAN6 FPGA uart_test 实验 VERILOG逻辑例程源码 ISE14.7工程文件/iseconfig/clkdiv.xreport	20KB	2015-11-04 11:32:06
SPARTAN6 FPGA uart_test 实验 VERILOG逻辑例程源码 ISE14.7工程文件/iseconfig/uartrxtx.xreport	20KB	2015-11-04 11:32:06
SPARTAN6 FPGA uart_test 实验 VERILOG逻辑例程源码 ISE14.7工程文件/iseconfig/UART_TEST.projectmgr	7KB	2015-11-04 11:32:06
SPARTAN6 FPGA uart_test 实验 VERILOG逻辑例程源码 ISE14.7工程文件/iseconfig/uart_test.xreport	20KB	2015-11-04 11:32:06
SPARTAN6 FPGA uart_test 实验 VERILOG逻辑例程源码 ISE14.7工程文件/par_usage_statistics.html	4KB	2015-11-04 11:28:32
SPARTAN6 FPGA uart_test 实验 VERILOG逻辑例程源码 ISE14.7工程文件/rtl/clkdiv.v	1KB	2015-11-04 11:32:06
SPARTAN6 FPGA uart_test 实验 VERILOG逻辑例程源码 ISE14.7工程文件/rtl/clkdiv.v.bak	1KB	2015-11-04 11:32:04
SPARTAN6 FPGA uart_test 实验 VERILOG逻辑例程源码 ISE14.7工程文件/rtl/testdata.v	2KB	2015-11-04 11:32:04
SPARTAN6 FPGA uart_test 实验 VERILOG逻辑例程源码 ISE14.7工程文件/rtl/testdata.v.bak	1KB	2015-11-04 11:32:04
...