积分商城

最新搜索： mfc 解压缩软件 iar DY_mini80 V2 IO模块原理图 分布式发电与微电网
您现在的位置是：首页 > 技术资料 > SJ 21181-2016 印制电路用挠性基材物理性能测试方法
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

SJ 21181-2016 印制电路用挠性基材物理性能测试方法

更新时间：2024-06-17 05:50:42 大小：12M 上传用户：sun2152查看TA发布的资源 标签：印制电路 下载积分：8分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

SJ 21181-2016 印制电路用挠性基材物理性能测试方法

1范围

本标准规定了印制电路用挠性基材的物理性能测试方法。

本标准适用于印制电路用挠性覆铜箔层压板、覆盖层和粘结材料。

Ras

2规范性引用文件

修改单（不包含勘误的⑤等）或修订版均不适用于本标准，然而，同参本标准达成协议的各方研究是否可使用这些文件

版本。凡是不注日期的引用文件，其最新族本适本标准。

3.2.2.3蚀刻

除非另有规定，应按SJ21182-2016第6章规定蚀刻去除表面铜箔。仲裁检验应采用三氯化铁蚀刻被。

3.2.2.4蚀刻后清洗和干操

试样蚀刻后应立即用水冲洗，去除表面的残留物，然后最干或吹十试样表面水分：仲裁检验应将试样放入温度为55C±2℃的烘箱中，干燥4h士10min。

3.2.3覆盖层试样制备

可采用层压和辊压方法制备试样。层压制备试样的过程如下：

a）准备一张最小尺寸为305mm×155mm且符合sJ21190-2016规定的18μm或35μm厚的电解铜第，一张尺寸为300mm×150mm且符合SJ21187-2016规定的覆盖层材料：

b）单面涂胶粘剂的挠性覆盖层试样，除去离型材料，将胶粘剂面置于准备好的电解铜箔光面或处理面上，进行叠合：

©）双面涂胶粘剂的挠性覆盖层试样，除去试样两面的高型材料，并将试样的胶粘剂面分别覆于准备好的电解制箔光面或处理面上，标识试样的两面分别为A面和B面，进行叠合：

d）

按挠性材料供应商推荐的条件在层压设备上压制并后固化。在温度23℃士2℃，相对湿度50%士S%的条件下处理至少3h：e）除非另有规定，按3.22蚀刻或制作标准测试图形。

3.2.4粘结材料试样制备

可采用层压和棍压方法制备试样，层压制备试样的过程如下：

a）准备两张最小尺寸为305mm×155mm且符合SJ21190-2016规定的18m或35m厚的电解铜箔，两张最小尺寸为305mm×155mm且符合SJ21186-2016规定的厚度为12.5m或25m的聚酰亚胺薄膜，两张尺寸为300mm×150mm且符合SJ21188-2016规定的挠性粘结材料：

b）

用180？的剥高角度分别去除两张挠件粘结材料一面的离型材料，将粘结面分别与两张聚酰亚胺薄膜叠合：


部分文件列表

文件名 大小
SJ_21181-2016_印制电路用挠性基材物理性能测试方法.pdf 12M

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号