积分商城

最新搜索： all03 Smithv3.1 stvp 无线 设备管理 测量中的工频干扰及屏蔽
您现在的位置是：首页 > 经验 > QuartusII中Tus_Tco约束方法
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

QuartusII中Tus_Tco约束方法

更新时间：2020-12-05 07:44:52 大小：387K 上传用户：xzxbybd查看TA发布的资源 标签：Quartus II 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

QuartusII中Tus_Tco约束方法


Tsu/Tco 在 Quartus II 的报告中有两种不同含义. 1. 片内的 Tsu/Tco 是指前级触发器的 Tco 和后级触发器的 Tsu, 一般来说都是几百 ps 级别的. 可以通过 “List Paths”命令查看。这里的 Tsu/Tco 主要由器件工艺决定, 工作时在受到温度,电压的影响略有变 化.（如下图所示） 2. 管脚上的 Tsu/Tco 它是保证系统 Famx 重要的 Timing 元素（如下图示）. 比如: 两个芯片之间工作在 100MHZ, 因为 100M 的周期为 10ns, （现忽略 PCB 走线的延迟）, 如果某信号对 FPGA 来说是输入, 那么前级芯片的 Tco 加上 FPGA 的 Tsu 就不能够超过 10ns. 如果某信号对于 FPGA 来说是输出,那么 FPGA 的 Tco 加上后级芯片的 Tsu 也不能够超过 10ns. 只有这样,才能够保证片间通信正常。因此对 FPGA 的管脚进行适当的 Tco/Tsu 的时序约束,是至关重要的 Timing 设计技巧. 管脚上的 Tsu/Tco 分为以下三个部分. 1） IOE 走线的延迟. 这个延迟在管脚的 Tsu/Tco 延迟中占有相当的比例,Altera 的器件为了降低 Tsu/Tco 在 IOE 上的延迟, 专门在 IOE 中设置了两种类型的触发器,即 : Fast Input Register(FPGA 的管脚为输入时,优化 Tsu), Fast Output Register（FPGA 的管脚为输出时，用于 优化 Tco） 2） 内部逻辑走线的延迟。在 Altera 的 FPGA 中, 由若干个基本资源 LE 构成一个 LAB,比如： Stratix Gx 是 10 个 LE 组成一个 LAB. LAB 横向和纵向排列形成阵列. 在 FPGA 中,以 LAB 为基本单元, 根据走线长度的不同,分为 C4（表示横跨 4 个 LAB 的走线资源）,C8,C16,R4,R8,16,R24 等不同 的走线资源，不同的器件支持不同的走线资源。 3） 触发器的 Tsu/Tco 的需求,这里的 Tsu/Tco, 这是由器件工艺决定的,最小的 Tsu/Tco 的要求. 在实 际的工作环境中,受温度,电压的变化有微小的变化.

部分文件列表

文件名 大小
QuartusII中Tus_Tco约束方法.pdf 387K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号