- 1
- 2
- 3
- 4
- 5
Quartus-II-9.0基本设计流程-verilogHDL
资料介绍
自己选择电路模式：建议选择模式5
两个时钟的输入分别作为a，b端口的输入：clock0 连接a输入端256hz， clock5 连接b输入接1024Hz
s端口可连接到一个按键，键1
输出端y接SPEAKER
在发给大家的资料中，实验电路结构图NO.5中找出图中对应的信号名：键1对应PIO0
在发给大家的芯片引脚对照表中查找图中这些信号名所对应的目标芯片的引脚号
Processing->Start Compilation或单击此按钮
有错修改，再编译直到编译成功。
部分文件列表
| 文件名 | 大小 |
| Quartus-II-9.0基本设计流程-verilogHDL.ppt | 2M |
最新上传
- 打赏
- 30日榜单
-
21ic下载 打赏310.00元 3天前
用户：gsy幸运
-
21ic下载 打赏310.00元 3天前
用户：小猫做电路
-
21ic下载 打赏310.00元 3天前
用户：zhengdai
-
21ic下载 打赏310.00元 3天前
用户：liqiang9090
-
21ic下载 打赏100.00元 3天前
用户：kk1957135547
-
21ic下载 打赏80.00元 3天前
用户：sun2152
-
21ic下载 打赏40.00元 3天前
用户：WK520077778
-
21ic下载 打赏60.00元 3天前
用户：铁蛋锅
-
21ic下载 打赏40.00元 3天前
用户：w1966891335
-
21ic下载 打赏40.00元 3天前
用户：xuzhen1
-
21ic下载 打赏40.00元 3天前
用户：w178191520
-
21ic下载 打赏70.00元 3天前
用户：xzxbybd
-
21ic下载 打赏40.00元 3天前
用户：1111111ffgg
-
21ic下载 打赏20.00元 3天前
用户：不觉明了
-
21ic下载 打赏40.00元 3天前
用户：happypcb
-
21ic下载 打赏10.00元 3天前
用户：Asronomy
-
21ic下载 打赏10.00元 3天前
用户：jason1011
-
21ic下载 打赏10.00元 3天前
用户：sfgplj123
-
21ic下载 打赏10.00元 3天前
用户：cooldog123pp
-
21ic小能手 打赏10.00元 3天前
-
21ic小能手 打赏10.00元 3天前
-
21ic小能手 打赏5.00元 3天前
资料：电阻电容封装库
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
资料：ABC逻辑综合工具源码
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏5.00元 3天前
资料：SDL2发布版源码
-
21ic下载 打赏320.00元 3天前
用户：小猫做电路
-
21ic下载 打赏320.00元 3天前
用户：zhengdai
-
21ic下载 打赏320.00元 3天前
用户：liqiang9090
-
21ic下载 打赏320.00元 3天前
用户：gsy幸运
-
21ic下载 打赏110.00元 3天前
用户：WK520077778
-
21ic下载 打赏50.00元 3天前
用户：sun2152
-
21ic下载 打赏50.00元 3天前
用户：w178191520
-
21ic下载 打赏40.00元 3天前
用户：xuzhen1
-
21ic下载 打赏40.00元 3天前
用户：xzxbybd
-
21ic下载 打赏40.00元 3天前
用户：w993263495
-
21ic下载 打赏40.00元 3天前
用户：w993263495
-
21ic下载 打赏40.00元 3天前
用户：w1966891335
全部评论(0)