推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

Quartus-II-9.0基本设计流程-verilogHDL

更新时间:2018-09-15 08:07:06 大小:2M 上传用户:sun2152查看TA发布的资源 标签:Quartus-II流程Verilog-HDL 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

自己选择电路模式:建议选择模式5

两个时钟的输入分别作为a,b端口的输入:clock0 连接a输入端256hz, clock5 连接b输入接1024Hz 

s端口可连接到一个按键,键1

输出端y接SPEAKER

在发给大家的资料中,实验电路结构图NO.5中找出图中对应的信号名:键1对应PIO0

在发给大家的芯片引脚对照表中查找图中这些信号名所对应的目标芯片的引脚号

Processing->Start Compilation或单击此按钮

有错修改,再编译直到编译成功。


部分文件列表

文件名 大小
Quartus-II-9.0基本设计流程-verilogHDL.ppt 2M

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载