推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

MACH 1和2 CPLD系列高性能EE CMOS可编程逻辑数据手册

更新时间:2019-01-25 16:31:34 大小:1M 上传用户:z00查看TA发布的资源 标签:machcpldcmos可编程逻辑 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

Lattice / Vantis的MACH®1和2系列提供高性能,低成本的复杂可编程逻辑器件(CPLD),可满足网络,电信和计算领域日益增长的速度需求。 MACH 1和2设备的速度可达5.0 ns tPD,密度范围为32至128个宏单元(表1和表2)。 用户的整体优势包括以低成本保证入门级到中级逻辑需求的高性能。

MACH 1和2系列由10个设备组成 - 五个基本选项,每个选项都包含一个包含JTAG兼容的系统内编程(ISP)的对应选项。 这些器件提供五种不同的密度I / O组合,采用薄型四方扁平封装(TQFP),塑料四方扁平封装(PQFP)和44至100引脚的塑料引线芯片载体(PLCC)封装(表3)。 每个MACH 1&2设备都符合PCI标准,并包括其他功能,如SpeedLocking架构,用于保证固定时序,总线友好输入和I / O,以及可编程省电模式,以实现额外的功耗节省。

部分文件列表

文件名 大小
MACH12CPLDFamilyDataSheet.PDF 1M

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载