推荐星级:
- 1
- 2
- 3
- 4
- 5
乘累加verilog设计
资料介绍
乘累加模块的设计,简单便于理解,有助于理解IP核中乘累加的设计
部分文件列表
文件名 | 大小 |
mac_tb.v | 1KB |
mac.v | 1KB |
全部评论(0)