电子资料有限状态机设计资料FPGA设计状态机论文资料合集

更新时间：2020-12-05 07:35:05 大小：8M 上传用户：xzxbybd 查看TA发布的资源 标签：状态机 FPGA 下载积分：5分评价赚积分（如何评价?）打赏收藏评论(0) 举报

资料介绍

1 状态机和单片机对A/D采样的比较这里以速度并不算高的AD574的采样控制为例来进行说明。AD574的采样周期平均为20 μs, 即从启动AD574进行采样到AD574完成采样并将模拟信号转换成12位数字信号的时间需要约20 μs, 或者说, 其采样速率为每秒5万次。通常对一个模拟信号至少进行一个周期的连续采样, 假设为50个采样点, AD574需时为 (20 μs×50) 1 ms。若以51单片机为例, 控制A/D进行一个采样周期必须完成的操作是: ① 初始化AD574; ② 启动采样; ③ 等待约20 μs; ④ 发出读数命令; ⑤ 分两次将12位转换好的数从AD574读进单片机中; ⑥ 再分两次将此数存入外部RAM中; ⑦ 外部RAM地址加1, 此后再进行第二次采样周期的控制。这样, 整个控制周期至少需要30条指令, 每条指令平均为2个机器周期, 如果单片机时钟的频率为12 MHz, 则一个机器周期为1 μs, 每条指令耗时约2 μs, 30条指令的执行周期为60 μs, 加上等待AD574采样周期的20 μs, 共80 μs。这样, 50个采样周期需时约4 ms。显然, 用单片机即使控制AD574这种并不算高速的器件, 其采样尚且远远不能发挥其高速采样的特性。至于更高速的 A/D器件, 如用于视频信号采样的TLC5540 (采样速率是40 MHz, 采样周期0.025 μs, 远远小于一条单片机指令的指令周期! ), 则将更加无能为力。但如果使用状态机来控制A/D采样, 包括将采得的数据存入RAM (FPGA内部RAM存储速率可达10 ns), 则时间不到单片机60 μs采样周期的千分之一。由此可见, 利用状态机对A/D进行采样控制是一种行之有效的方法。 2 采样控制状态机的设计方法为了便于说明和实验, 现以与AD574的控制十分相似的ADC0809为例, 来说明采样控制状态机的设计方法。用状态机对ADC0809进行采样控制时, 首先必须了解其工作时序, 然后据此作出状态图, 最后写出相应的VHDL代码。图1是ADC0809的引脚图, 其中IN0~IN7为8路模拟信号输入通道, 由地址ADDA~ADDC进行选择。图2是其转换时序图, 图3是其采样控制状态图。在时序图中, START

部分文件列表

文件名	文件大小	修改时间
有限状态机/CAN控制器状态机的分析与实现.pdf	820KB	2008-07-02 08:18:00
有限状态机/State machine design techniques for Verilog and VHDL.pdf	147KB	2011-06-20 08:23:20
有限状态机/单片机程序的状态机模型.pdf	156KB	2008-07-02 08:35:56
有限状态机/基于_C_OS_和状态机的高速织机控制系统研制.nh	4310KB	2008-07-02 08:27:32
有限状态机/基于抽象状态机的网格系统设计和分析.pdf	346KB	2008-07-02 08:35:22
有限状态机/基于有限状态机实现全双工可编程UART.pdf	151KB	2008-07-02 08:19:34
有限状态机/基于有限状态机的UART设计.pdf	244KB	2008-07-02 08:35:12
有限状态机/基于有限状态机的工控系统软件设计.pdf	202KB	2008-07-02 08:17:06
有限状态机/嵌入式软件中状态机的抽象与实现.pdf	263KB	2008-07-02 08:35:48
有限状态机/有限状态机FSM在PLD中的实现分析.pdf	668KB	2008-07-02 08:17:40
有限状态机/有限状态机_FSM_的实现.pdf	194KB	2008-07-02 08:35:02
...